## (1) 日本国特許庁 (JP)

①特許出願公開

# ⑩公開特許公報(A)

昭59—119379

ĐInt. Cl.³

30

識別記号

庁内整理番号 6615-5C

砂公開 昭和59年(1984)7月10日

G 09 F 9/30 G 02 F 1/133 H 01 L 27/10

7348-2H 6655-5 F

発明の数 1 審査請求 有

27/12

8122-5 F

(全 6 頁)

外2名

## **匈**薄型表示装置

②特 原

願 昭57-226716

29出

願 昭57(1982)12月27日

⑦発 明

者 鈴木幸治

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

仰発 明 者 池田光志

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

⑫発 明 者 青木寿男

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所

内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江武彦

明 細

1. 発明の名称

得型表示装置

#### 2. 特許請求の範囲

(1) 絶線性基板上に接地導体膜を介して絶線 腹を形成し、との絶縁睽上に、互いに平行に配 列された複数本のアドレスラインと、これらの アドレスラインと直交して互いに平行に配列さ れた複数本のデータラインと、これらデータラ インとアドレスラインの各交点位置に配置され ソース、ゲートがそれぞれデータライン、アド レスラインに接続された複数のスイッチングト ランジスタと、これら各スイッチングトランジ スタのドレインに一端が接続され他端が前記袋 地導体膜に接続された蓄積容量とを換積形成し てたるトランシスタマトリクスアレイを用いて 表示架子を駆動する海型表示装置にないて、削 記接地導体膜を、前記アドレスラインと平行し てかつアドレスラインと直をらたいように複数 本の帯状パターンに配数したことを特徴とする

## 薄型表示装置。

(2) 前記表示素子が液晶であり、前記スイ・ チングトランジスタが海膜トランジスタである 特許請求の範囲第1項記轍の海型表示装置。

## 3. 発明の詳細を説明

## 〔発明の技術分野〕

本発明は、トランジスタをマトリクスアレイ に構成して駆動回路として用いた溝型製示装能 の改良に関する。

## (発明の技術的背景)

近年スイッチングトランジスタをマトリクフアレイに構成して駆動回路とした博型表示技能が注目されている。この方法は、基板上に設けられたスイッチングトランジスタマトリクスで各ドットに面像情報をマトリクスアレイ上に設けられた液晶版、Eし層又はECMの各ドットに対応したないの名が表示を行ない、所望の面像を得ようとするものであり、従来の表示装置の主流でもった。

第1図はトランジスタマトリクスTレイの基本構成を示す概略図である。表示画面はたてm本、横n本のマトリクス状に分割され全部でm・n個の単位画素に分割されている。各マトリクスの交点 C11・C12・・・ C1j・・・ Cmnはスイッチングトランジスタによるメモリ 機能を持つ画案回路が構成されており、ことに各画案の画像情報が

第3図は2個のスイッチングトランジスタ 31 a・31 b を用いるもので、 画像信号は第 2 図と同級な原理により、トランジスタ31 a のスイッチングにより容益33に警視される。 画光 Cij の動作タイミングは第2図の場合と同 書えられ、との情報に従ってマトリクスアレイ上に設けられた被請、EL又はEBMの各輌が に対応した領域で表示が実現されるようになっ ている。

具体的な面景回路は第2回又は第3回に示さ れるような単純な構成のものが使用されている。 とれは高精細な設示画面を得るためには、マト リクスの大きさm·nが非常に大きくなり、高 歩留りでマトリクスアレイを作成するためには より単純な回路が望まれるためである。湖2図 は、液晶駆動に用いられる画素回路で尖質的に 直流駆動で表示を行なり場合、第3回はEL殺 示のときで、交流駆動表示を行なり場合によく 用いられる回路である。第2凶において21は スイッチングトランジスタ、22は液晶層、23 は画像信号を審積する容量である。トランジス タ21のゲートは第1番目のアドレスラインX。 に接続され、ソース電板は第1毎目のデータラ インYiに接続されている。アドレスラインXi及  $\vec{U}$  データライン  $Y_i$  はそれぞれ  $V(X_i)$  ,  $V(Y_i)$  の

様にアドレスラインX及びデータラインYjの組織 V(Xi)・V(Yj)により制御される。第3図の場合、画像信号は2つ目のトランシスタ31bのスイッチングを制御し、例えばEL脳などの表示層32の駆動を行なり。第3図では第2図と異なり、表示層32の一端に与える配圧 Vcとして交流 低圧を用いることができるため、EL層駆動が可能となる。

このようなトランジスタマトリクスアレイにおいては、接地海体膜 4 2 が 越板上に一様に設けられるため工程は比較的単純である。しかし、図示のように絶縁層のピンホール 5 3 a · 53b 等を通じて、アドレスライン 4 4 1 あるいは表示電極 4 8 1 が接地導体膜 4 2 と短絡することがしばしば生ずる。ピンホール 5 3 b による形像は、一つの画案欠陥を生ずるだけであるため、

これらが十分に所望のパターンに形成されず、 電極材料が一部のこることが生ずる。

このことは、マトリクスのセルサイズの高精 細化により、アドレスライン46と接地導体膜 42の分離領域が狭くなった場合に、確実な分 離が離しくなることを意味する。

そして、アドレスライン 4 4 と接地海体膜 42 の短絡箇所が 1 つでもあると、これは先のピンホール 5 3 a による欠陥の場合と同様に線欠陥となって現われる。

以上のようなアドレスラインの接地電極との短絡は、大面面の設示装置、大規模なマトリクスアレイでは極めて高い確率で生じうる。一方、設示装置としては、このような致命的な極久陥は一本でも生ずることが許されないため、従来のトランジスタマトリクスアレイ得造では、大画面の高精細な表示装置を突現することが困難であった。

#### 〔発明の目的〕

本発明は上記の点にかんがみ、爰示画面の憩

他縁層のピンホール密度に比例して、欠陥を改善できる。ところがピンホール 5 3 a による欠陥は、そのアドレスライン 4 4 i によって獣助されるすべての画素回路が動作しなくなるため、線欠陥となってあらわれる。ピンホール密度を改善してもこのような致命的な線欠陥を全くなくすととは大規模をマトリクスアレイでは協めて困難である。

第5図は、このようなピンホールによる欠陥を除くことができるトランジスタマトリクスアレイを用いた例である。第4図と異なる点は、接地導体膜42(421,422,…)をアドレスライン44と甲行な般状パターンとしてアドレスライン44と同一平面上に配設したことである。接地導体膜42は勿論、蒸板端部で全て接地電位にバイアスされて使用される。

ところが、この構造では、アドレスライン46 と技地将体膜 42を同一海電膜のパターニング により形成することから、パターン形式のマス クの汚れ、貨光エッチング時のゴミの影響等で、

欠陥を生じることのないトランジスタマトリクスアレイ構造を用いた複型設示装置を提供する ことを目的とする。

#### [発明の概要]

本発明の概要を第6図を参照して説明する。
同図(a)は本発明によるトランジスタマトリクス
アレイのアドレスライン及び接地導体膜部分の
構造を示す平面図、何図(b)はそのA - A'断面図
である。即ち本発明においては、絶談性基板61
上にまず接地導体膜62(621・621・11)を帯状パターンに複数本配数し、この上に絶域
膜63を介して接地導体膜62と平行してこれ
と重ならないようにアドレスライン64(641
642・11)を配設する。

なお、パターニング位置の多少のズレ等は現 実に起こりうるので接地導体級 6 2 とアドレス ライン 6 4 とがマスク合せずれがあっても 正な ちをいように、予め間隙 6 7 を設けて かくこと が望ましい。間隙 6 7 の大きさは、 避光装置に よるパターン合わせの許容強程度を考えておけ ばよい。例えば、第1回でアドレスラインX」からXmまでの设さが10m程度以下の大きさであれば、前記間隙67は2μm程度、10cmでは4μm程度)位が適当である。しかし、この値はもちろんその数光装置に依存する。要は前記間隙67が少しでも存在することが本発明の効果を著しく増大させる。又、絶縁に63の接地等体膜62の厚み以上にすることが選ましい。
〔発明の効果〕

本発明においては、アドレスラインと接地導体膜の接触はほぼ完全になくなり、線欠陥のない
できる。本発明の構造でアドレスラインと接地
海体間の接触が生ずるのは、第6図に示したように、絶縁膜63のピンホール65が、接地導体膜63の不完全パターニング領域66に重なる場合であって、このように判省の欠陥が川一

る SiO,膜1 6 を約 2500 k 堆積し、次に厚さ 2000%の透明導電膜で表示電板 7 7 ( 7 7) . 112 . … )を形成し、アモルファスシリコン 膜18(18」,182 。…)を厚さ 1500 Å 堆 殺してそれぞれ露光エッチング技術により所望 の大きさにパターニングする。そして、厚さ 5000gの AL膜によりソース 電極漿データライン 19(191 ,192 ,…)かよびドレイン選 極80(801,802,…)を形成する。そ して厚さ 6000% のスペッタ SiO, 版8 1 を堆積さ せ表示電極111上のSIO2膜をエッチング除去し てマトリクスアレイを完成させる。表示パネル とするため透明電極82を形成したガラス遊板 83をマトリクスアレイに外向させ、この間に 液晶84を封入保護することにより全工程が終 了する。

本実施例の効果を調べるために、第4図かよび第5図を示す従来構造のトランジスタマトリクスアレイも試作した。それぞれの従来構造のアレイでは、各電極及び絶縁膜の材料、厚み、

億所に生ずるととは最近の I C 製造工程においては極めて確率が低く、殆んど問題にならない 〔発明の実施例〕

第7図(a),(b)は本発明による一災施例の液晶 表示装置の投影平面図とその B - B/断面図です る。トランジスタマトリクスアレイの大きさに アドレスライン数220、データライン数 240 アドレスラインのピッチは200 um 、データラ インのピッチは250μm 、全体の表示部は 44×60m で全部で 56400個の面景回路からた る。第7四(a)、(b)はその一部を示すものである 製造工程に従って説明すると、ガラス基板11 上に、まず透明導電膜で複数本の最地導体膜7: (121,121, …)をペターニングする。 次に、常圧 CVD 法により約1500%の厚みの SIO2膜13を堆積させ、その上にアドレスライ ンフィ(フィ」、フィ』、…)を厚さ900人の Mo膜で形成する。接地導体膜ファとアドレスラ イン1 4 は平行でその間隙15 は5 Amとしてあ る。しかる後、CVD法によりゲート酸化與とな

パターンの大きさ及び形成条件は第7回の実施例と同一としている。その結果、第4回に示す構造では220本のアドレスラインのうち接地電極と短絡して線欠陥となったのは約5%であった。又、第5回のものでは約20%あった。 これに対し本実施例の場合、このような短絡は全くなくその効果が実証された。


4. 図面の簡単な説明

第1図はトランジスタマトリクスアレイの構成を示す図、第2図かよび第3図は陶業回路の構成例を示す図、第4図および第5図は従来のトランジスタマトリクスアレイを用いた液晶裂示装យの断面図、第6図(a)・(b)は本発明による一奥施例の液晶表示装置を示す投影平面図とそのB-B'断面図である。


8 2 … 透明電板、8 3 … ガラス整板、8 4 … 液晶。

出聞人代理人 弁理士 鈴 兀 武 彦


第 1 図





第 2 図




第 3 図









(b)

